SciELO - Scientific Electronic Library Online

 
vol.35 número2Dos soluciones para la digitalización de un mareógrafo de flotador y contrapesoMétodo para detección de estados estacionarios: aplicación a unidades de generación eléctrica índice de autoresíndice de assuntospesquisa de artigos
Home Pagelista alfabética de periódicos  

Serviços Personalizados

Artigo

Indicadores

  • Não possue artigos citadosCitado por SciELO

Links relacionados

  • Não possue artigos similaresSimilares em SciELO

Compartilhar


Ingeniería Electrónica, Automática y Comunicaciones

versão On-line ISSN 1815-5928

Resumo

CABALLERO HERNANDEZ, José Abiel; DIAZ SALAZAR, Martha; MORADILLOS PAZ-LAGO, Meyli  e  PAVONI OLIVER, Sonnia. Implementación de la Función Sigmoidal Logarítmica en un FPGA. EAC [online]. 2014, vol.35, n.2, pp. 35-44. ISSN 1815-5928.

La función sigmoidal logarítmica es muy utilizada como función de activación de las neuronas que conforman una red neuronal artificial. En la implementación digital sobre FPGA de este tipo de redes, es importante la eficiencia en área de todos los elementos de cálculo. La síntesis hardware directa de la expresión matemática de la función de activación sigmoidal logarítmica no es práctica, ya que tanto las operaciones de división como la exponencial requieren lógica excesiva y convergen lentamente. En consecuencia, se han desarrollado aproximaciones matemáticas que facilitan esta implementación. En el presente trabajo se presenta la síntesis de la función sigmoidal logarítmica para un FPGA Spartan 3 de Xilinx con métodos de aproximación por tramos de primer orden, de aproximación por tramos de segundo orden y mediante el empleo de tablas de búsqueda. Para cada diseño se utilizaron las herramientas Simulink de MatLab y System Generator del programa Xilinx ISE Design Suit 12.4, a nivel de bloques específicos de Xilinx. Como resultado se obtuvo la mejor combinación entre los errores de implementación y el consumo de recursos del FPGA con una aproximación por tramos de primer orden y el empleo de datos de entrada con formato punto fijo de 12 bits de parte entera y 8 bits de resolución.

Palavras-chave : función sigmoidal logarítmica; FPGA; system generator.

        · resumo em Inglês     · texto em Espanhol     · Espanhol ( pdf )