Resumo

GONZALEZ GARCIA, Alejandro  e  DIAZ HERNANDEZ, Reinier. Diseño de un receptor DVB-S en VHDL utilizando las herramientas del entorno MATLAB/Simulink. EAC [online]. 2020, vol.41, n.3, pp. 66-78.  Epub 01-Dez-2020. ISSN 1815-5928.

Los sistemas de radiodifusión satelital son una alternativa económica para el despliegue de la televisión y otros servicios en áreas poco pobladas y de difícil acceso. En el presente trabajo se presenta la modelación e implementación hardware de un receptor DVB-S según las especificaciones contenidas en el estándar EN 300 421. El receptor es modelado y validado dentro del entorno Simulink. A partir del modelo validado se genera un código VHDL equivalente utilizando las herramientas HDL Coder y HDL Verifier. En su diseño se utilizan tanto módulos HDL sintetizables de Simulink, como módulos IP del Xilinx Core Generator para su implementación y validación sobre un entorno hardware, se utiliza la herramienta FPGA in the Loop Se realiza una comparación entre la implementación con bloques HDL nativos del entorno Simulink y la utilización de módulos de la plataforma Xilinx.

Palavras-chave : DVB-S; HDL Coder; FPGA-in-the-Loop; Simulink; Xilinx Core Generator.

        · resumo em Inglês     · texto em Espanhol     · Espanhol ( pdf )